本报讯（记者王敏）中国科学技术大学（以下简称中国科大）教授潘建伟、朱晓波、彭承志和副教授陈福升等基于超导量子处理器“祖冲之3.2号”，在码距为7的表面码上实现了低于纠错阈值的量子纠错，演示了逻辑错误率随码距增加而显著下降。这一成果使得我国成功实现“越纠越对”的目标，是里程碑式的突破；同时也开辟了一条较美国谷歌公司更为高效的“全微波控制”新路径，为未来大规模容错量子计算奠定关键技术基础。12月22日，该成果以封面论文和“编辑推荐”形式发表于《物理评论快报》。

　　实现容错通用量子计算机的必要条件是通过量子纠错抑制量子比特的错误率以达到大规模集成的要求。表面码是目前最成熟的量子纠错方案之一，通过表面码将多个物理量子比特编码成一个逻辑量子比特，原理上，随着物理比特数目（即码距）的增加，逻辑比特的错误率能够不断降低。

　　然而，量子纠错需要引入大量额外的量子比特和量子门操作，导致产生更多的噪声源和错误通道。如果物理量子比特的原始错误率过高，增大纠错码距带来的额外错误反而会淹没纠错带来的收益，导致“越纠越错”。在所有错误类型中，“泄漏错误”尤为致命。随着系统规模扩大，泄漏错误的累积效应成为阻碍纠错性能提升的主要瓶颈。

　　因此，全球量子纠错研究的焦点在于不断降低物理比特的各类错误水平，特别是抑制泄漏错误，使系统的整体操控精度突破“纠错阈值”。只有跨越这一阈值，量子纠错才能产生正向净收益，达到“越纠越对”的理想效果。实现“低于阈值”的量子纠错，因此成为衡量量子计算系统能否从实验室原型走向实用化的关键分水岭。

　　中国科大超导量子计算研究团队2022年率先实现码距为3的表面码逻辑量子比特，首次验证了表面码方案的可行性。2023年，谷歌实现了码距为5的表面码纠错。但受限于当时较高的物理量子比特各类错误水平，以上工作都未能真正突破纠错阈值。

　　今年2月，谷歌团队利用其“垂柳”处理器，开发了一种基于直流脉冲的量子态泄漏抑制方法，在码距为7的表面码上实现了低于阈值的逻辑比特。然而，该技术路线对量子处理器的芯片架构施加了较多约束。同时，随着量子比特数扩展，这种方案在极低温环境下需要复杂的布线，硬件资源开销极大。

　　近日，中国科大团队基于107比特“祖冲之3.2号”量子处理器，提出并成功实践了一种全新的“全微波量子态泄漏抑制架构”。在“祖冲之3.2号”处理器本身具备的高精度单双比特门操作、长相干时间等优异性能基础上，研究团队结合全微波量子态泄漏抑制架构，实现了码距为7的表面码逻辑量子比特。结果显示，逻辑错误率随码距增加显著下降，错误抑制因子达到1.4，证明了系统已工作在纠错阈值之下，成功实现了“越纠越对”的目标。同时，全微波量子态泄漏抑制架构具有天然的频分复用特性，在硬件效率和扩展性上较谷歌的技术路线具有显著优势，为未来构建百万比特级量子计算机提供了一种更具优势的解决方案。