6月23日，国内 RISC-V 算力芯片企业进迭时空（SpacemiT）宣布，其自主研发的新一代高性能一致性互联总线 N200 正式完成研发。作为面向高性能算力芯片的片上网络与一致性互联技术，N200 的完成研发，标志着进迭时空在CPU核、AI核之外，将技术布局进一步拓展至NoC系统级互联这一底层核心技术领域。

　　这一进展也意味着，进迭时空进一步补齐了通用计算CPU核、智能计算 AI 核、高速互联总线三大核心板块，成为国内少数具备从计算核心到互联通道全链条自主设计能力的芯片企业之一，全体系算力布局初见雏形。

　　这也是进迭时空近半年来，继K3芯片发布并实现量产、X200处理器核研发完成之后，在底层核心技术领域取得的又一关键成果。

　　从计算核心到系统级能力

　　RISC-V 作为一套全球开源开放的芯片底层架构，正为芯片设计行业提供更多技术路径选择。随着人工智能与数字经济深度融合，高性能算力芯片的竞争，正在从单个计算核心的性能比拼，走向系统级能力的综合较量。

　　把一颗多核算力芯片比作一套智能运算体系，CPU 核和 AI 核是分布其中的“运算大脑”，互联总线则是连接它们的高速数据路网——它不直接产生算力，却决定了算力能否被充分调度；不直接存储数据，却影响着数据流动的效率。

　　在高性能算力芯片中，这条“高速数据路网”并不是简单的数据通道，而是支撑多核心协同、缓存一致性、内存访问和任务调度的关键底层架构。业内通常将这类片上互联能力视为 NoC（Network-on-Chip，片上网络）技术的重要组成部分。随着芯片从单核走向多核、多簇乃至多芯片协同，NoC 能力已成为衡量高端算力芯片系统设计水平的重要环节。

　　自研互联总线提升协同效率

　　过去，部分芯片设计企业更多聚焦计算核心研发，互联总线则依赖外部提供的标准化方案。这种模式能够缩短产品开发周期，但计算核心与外部总线之间也可能存在适配效率不足的问题。进迭时空选择从底层架构出发，推动 CPU 核、AI 核、互联总线协同自研，让计算、传输、调度等环节能够在统一架构理念下进行设计优化。

　　此次完成研发的 N200，正是面向进迭时空算力体系打造的数据传输方案，可灵活适配从单核到多核、从单芯片到多芯片集群的多层级扩展需求，为算力资源高效调度和数据通路稳定运行提供支撑。更关键的是，N200 具备全局硬件缓存一致性能力，可支持不同计算核心实时共享最新数据状态，从而降低复杂系统的软件开发难度。

　　从K3到N200，技术成果持续落地

　　这套自研体系的可行性已在产品化进程中得到验证。今年 1 月，进迭时空发布全球首颗符合 RVA23 规范的高性能 RISC-V AI CPU 芯片 K3，并于 4 月实现规模量产，完成了从技术研发到商用落地的关键跨越。据介绍，基于 K3 的终端产品和 AI 服务器已在电力、金融、交通、工业控制等多个行业开展落地应用。

　　从X系列通用CPU核、A系列AI智能计算核，到此次完成研发的N200互联总线，进迭时空已初步构建起覆盖算力芯片核心组件的自研 IP 矩阵。按照规划，N200 将与新一代 X200 CPU 核、A200 AI 核深度适配融合，共同搭载于进迭时空下一代自研算力芯片，并计划于2027年正式量产推向市场。这意味着N200并非停留在单一IP发布层面，而是将直接进入量产芯片体系，与公司既有产品化和场景落地能力形成衔接。

　　自研IP矩阵支撑算力芯片布局

　　从国际高性能处理器产业的发展路径看，成熟的芯片架构企业往往不仅掌握CPU核心，也具备智能计算、片上互联、系统软件和生态适配等综合能力。进迭时空此次推出N200，意味着其核心技术布局正从计算核心进一步延伸至互联通道，形成更加完整的算力芯片IP能力矩阵。

　　业内人士指出，算力芯片的竞争正在从“单核性能”转向“系统效率”。在高性能计算和AI应用场景下，芯片能否高效完成数据交换、任务调度和多核协同，直接影响整体算力表现。进迭时空通过CPU 核、AI 核、互联总线三位一体的自研布局，有助于减少不同模块之间的适配损耗，为高性能算力芯片探索系统级优化路径。

　　为国产RISC-V生态提供产业样本

　　面向未来，算力基础设施的高效协同与底层技术的自主研发能力，将成为产业竞争力的重要组成部分。进迭时空以全栈自研技术体系为基础，持续推进面向不同场景的算力芯片产品布局，也为国产 RISC-V 生态在先进计算领域的持续演进提供了新的产业样本。 （王妍）